


- 3) Si scriva il processo di un testbench VHDL che genera lo stimolo riportato. Il segnale rimane a 1 indefinitamente dopo 7us.



- 4) Si riporti nel grafo sotto il valore del vettore C determinato dal processo sequenziale p1 e dall'ingresso I

```
....
signal C: std_logic_vector(2 downto 0) ;
....
p1: process (res, clk )
begin
    if res='1' then
        C <= "000";
    elsif clk'event and clk = '1' then
        if I = '1' and C(1)='1' then
            C <= C + "011";
        else
            if C(0) = '0' then
                C <= "001";
            end if;
        end if;
    end if;
end process p1;
```

